Integración de circuitos de mando no disipativos para el gobierno de interruptores de potencia trabajando en alta frecuencia

  1. DIAZ GONZALEZ, JUAN
Supervised by:
  1. Miguel Ángel Pérez García Director

Defence university: Universidad de Oviedo

Year of defence: 1994

Committee:
  1. Javier Uceda Antolín Chair
  2. Fernando Nuño García Secretary
  3. José Millán Gómez Committee member
  4. Salvador Bracho Committee member
  5. Salvador Martínez García Committee member
Department:
  1. Ingeniería Eléctrica, Electrónica, de Comunicaciones y de Sistemas (DIEECS)

Type: Thesis

Teseo: 43592 DIALNET

Abstract

EL OBJETIVO DE ESTE TRABAJO ES OPTIMIZAR LOS CIRCUITOS DRIVERS PARA MOSFET DE POLENCA. LA PROPONEN REDES NOVEDOSAS TANTO PARA LA PUESTA EN CONDUCCION COMO PARA EL PROCESO (DE CORTE DEL MISMO); EN ESTE ULTIMO CASO, LA ENERGIA ALMACENADA SE RECUPERA. PARA COMPLETAR EL ESTUDIO, SE ANALIZA LA ETAPA DRIVER PARA EL CASO DE ALIMENTACION NO CONTINUA; ESTE ESTUDIO TIENE COMO ANTECEDENTE LA LOGICA REL. EN LA 2A PARTE DE ESTE TRABAJO SE PROPONE UNA TOPOLOGIA (LA CUAL ES SUSCEPTIBLE DE SER INTEGRADA EN FORMA MONOLITICA) PARA LOS INTERRUPTORES DEL CONVERTIDOR MEDIO PUENTE Y LA ETAPA DE DRIVER DEL MISMO. LOS RESULTADOS TEORICOS SE REFRENDAN MEDIANTE EL CORRESPONDIENTE APARTADO DE RESULTADOS EXPERIMENTALES.